标签 - VHDL (14 篇日志)
标题 | 作者(回复数) | 发布时间 |
用VHDL/VerilogHD语言开发PLD/FPGA的完整流程 | encaon(0) | 09-27 11:24 |
谈VHDL/Verilog的可综合性以及对初学者的一些建议[转载] | encaon(0) | 09-27 13:22 |
谈VHDL/Verilog的可综合性以及对初学者的一些建议 | encaon(0) | 09-27 16:00 |
VHDL编码方式对综合质量的影响 | 水牛EDA(0) | 09-29 08:08 |
VHDL编写的比较器 | 杨明训(0) | 10-29 08:29 |
周立功的开发板EasyFPGA030上的例程MUX_2的改写(语言:VHDL) | 杨明训(1) | 10-30 08:38 |
周立功开发板EasyFPGA030的LED历程改写(语言:VHDL),已经在开发板上验证 | 杨明训(0) | 10-30 10:55 |
本程序和LED.vhd相比,采用了component结构周立功的开发板EasyFPGA030用VHDL写的程序 | 杨明训(1) | 10-30 10:57 |
FPGA中常用的两种分频方法(VHDL编码) | 杨明训(1) | 11-13 16:22 |
产生对称时钟波形进程的三个版本(VHDL编写) | 杨明训(0) | 11-16 15:47 |
周立功的开发板EasyFPGA030状态机例程用VHDL程序改写已经验证 | 杨明训(0) | 11-30 11:37 |
VHDL测试平台设计_4位计数器 | 水牛EDA(0) | 11-02 20:56 |
VHDL测试平台设计_文件的操作 | 水牛EDA(0) | 11-06 19:42 |
《基于VHDL的FPGA与NIOS_II实例精炼》配套源代码与视频整理 | 水牛EDA(6) | 12-10 19:11 |