史密斯图表的应用与阻抗整合

前言

印刷电路板的pattern线路有很多必需是借助thruogh hole完成线路路径的布局，对低频电路而言thruogh hole几乎不会对该电路产生不良影响，不过高频电路的阻抗(impedance)整合却扮演关键性角色，换言之若将具有thruogh hole的线路当作一般传输线路处理，就会面临许多超乎预期的困扰，主要原因是在传输线路上如果设有thruogh hole，该部位就会产生非连续性点阻抗，而该点或多或少会形成反射波，最后造成电路误动作，模拟电路的精度发生误差等严重后果。

该反射波的反射程度是用反射系数表示，它是用复素数处理变成复素量。虽然电子电路经常使用复素数与admittance等计算方式，不过实际上复素数计算相当烦琐，其中传输线路与高频电路常用的复素数计算，如果改成史密斯特性图表(Smith chart)方式，就可轻松获得相同的计算结果。有鉴于此，本文将介绍史密斯特性图表(Smith chart)使用上必需注意的事项。

反射系数

反射系数是表示整合状态的尺度，反射系数是负载阻抗与传输线路特性阻抗Z0相异时，部份入射电力未被负载吸收，变成反射电力折返信号源时，入射电力与反射电力的比亦即反射系数可由下式求得:

Γ＝反射波/入射

也就是说反射系数是具有大小与位相的量，它可由上式ZR  与 Z0 两个阻抗关系求得，此外式(1)可转换成下式:

【试算例1】
假设传输线路特性阻抗 Z0  为50Ω，负载阻抗分别是0Ω、50Ω、1kΩ、j50Ω时，反射系数Г=0.5ㄥ450，试算负载阻抗ZR  。
①ZR=0Ω 时(负载端短路)

这意味着振幅大小相等，位相 1800相异的反射波折返信号源，如图1(b)所示。

②ZR=50Ω 时(整合)
   Г=(50-50)/(50+50)=0
这表示成为整合状态，未发生反射波。

③ZR=1000Ω 时(不整合)
   Г=(1000-50)/(1000+50)=0.95

④ZR=∞Ω 时(负载端开放)

这表示振幅大小相等，位相相等的反射波折返信号源，如图1(a)所示。

⑤ZR=j50Ω 时

⑥Г=0.5ㄥ450时
ZR=50x[(1+0.5ㄥ450)/(1-5ㄥ450)]
ZR=50x[(1+0.335+j.355)/(1-0.335-j0.355)]
    =69.07+j65.12(Ω)
由试算例1可知从负载阻抗可求得反射系数的互动关系，反过来说也可由反射系数求得负载阻抗的互动关系，不过若改用史密斯图表方式，就可直接从图表中轻易获得相果。

定常波比(VSWR)

定常波比ρ与上述反射系数一样，使用尺度表示整合状态，定长波一旦产生反射波，就会在传输线路上与入射波合成，外观上似乎在传输线路上变成停止状态的波形，波的最大值与最小值的比称赞定在波比ρ，亦即:

此处假设:
①整合(ZR=Z0) 时
则式(3)与(4)的反射系数Г=0，定常波比ρ=1 。

②不整合时
不整合时会产生反射波，如果出现如图2所示定在波时，传输线路便具有频率特性。如上所述在高频电路阻抗整合具体重要意义，如果传输线路的特性阻抗Z0 与收
信端(负载)的阻抗相同时，定常波就无法停滞，也就不会有信号传输问题产生，此时的线路可视为无损耗状态，单位长度的特性阻抗在任何位置都是一
定值，因此在形成相同传输线路上，任何位置的波形都与信号源波形的位相都相同，换言之从送信到收信一连串传输线路上的through hole(可能会形成阻抗非连续
点)与信号pattern弯曲部份，必需格外谨慎考虑信号站立时间与线路长度，同时设法避免该部位发生反射现象。

史密斯特性图表(Smith chart)

在直交坐标上将任意点的阻抗(复素数)转换成反射系数 平面时，阻抗平面与反射系数平面 的互动关系。由于高频电路的pattern线路必需考虑分布定数回路程传输线路，所以阻抗的整合也越来越重要。处理阻抗整合概念时，在史密斯特性图表可将线路的特性阻抗 当作基准，同时还能将它视为正规化阻抗使用。

远离负载端ZR 的反射系数 ，若以正规化阻抗z表示时，就可利用式(1)求得，亦即
Г=(ZRZ0-1)/(ZR/Z0+1)=(Z-1)/(Z+1)
如果用z表示则变成下式:
Z=(1+Г)/(1-Г)-------------------(5)
如上所述z与 是复素量，因此可转换成下式:
Z=r+jx
Г=m+jn-------------------------(6)
z平面转换成 平面的复素数时，可将各关系代入式(5)与(6)。
r+jx=(1+Г)/(1-Г)
      =[1+(m+jn)]/[1+(m+jn)]
上式展开后将实数部与虚数部分开整理就变成圆的方程式，其结果如下:
①定阻抗圆
正规化阻抗r为一定时，表示它是反射系数的圆，而圆的中心与半径分别用下式求得:
圆的中心m=r/(r+1)
            n=0
圆的半径 1/(r+1)
例如整合时:
圆的中心 m=1/2
             n=0
圆的半径1/2
亦即通过半径1(中心的正规化阻抗z＝1+j0)时就会形成一个圆。为了获得整合因此必需使r＝1，依此前提便可利用组件L与C构成整合电路。

②定电抗(reactant)圆
图5是定阻抗圆与定电抗圆的描绘方式，图6则是将定阻抗圆与定电抗圆描绘在同一平面的史密斯特性图表(Smith chart)。

史密斯特性图表的应用

使用史密斯特性图表必需必需注意下列事项:
①史密斯特性图表是在特性阻抗正规化前提下使用正规化阻抗。
②任意阻抗可用半径为1的圆表示。
③特性阻抗正规化的正规化阻抗的z=1时(亦即与特性阻抗相呈整合状)，它的
位置相当于史密斯特性图表平面的中心(z=1+jo)。
④由图7可获得负载阻抗ZR 与反射系数Г 的相互关系。
⑤电路组件直列连接时，阻抗平面与并连都可使用admittance。

Immittance chart

设计交流电路时如果将阻抗与Admittance合并计算并将其简易化，就可用设计传输线路与高频电路时的阻抗与Admittance概念，使设计过程变的比较单纯。图8是根据上述概念用阻抗平面将Admittance在史密斯特性图表上描绘的Immittance chart，如此一来就可利用Immittance chart达成上述预期目标。

若使用Immittance chart表示阻抗平面上某个阻抗点，祇要读取Admittance chart该点的值，该值就成为Admittance，依此就可简单的作阻抗转换。不过实际上读取阻抗平面时，如果该点是0点是在对称1800 回转处，作业上会变得非常烦琐，此时可利用图9的转换图，尤其是遇到类似下列烦琐计算，祇要利用该图便可轻易进行阻抗转换。
Y=1/Z
=1/(1+j1)
=[1/(1+j1)]x[(1-j1)/(1-j1)]
=0.5-j0.5

假设特性阻抗 为50Ω时，试将下诸值在Immittance chart描绘。