登录站点

用户名

密码

高速PCB设计的挑战及对策

已有 279 次阅读  2012-06-06 17:05   标签汉普  pcb设计 

提及高速PCB,信号完整性问题就是一直让工程师担心的问题,特别目前在一些极高速的领域,近几年例如5G、10G传输速率信号开始普遍的商用,包括Infiniband、10GBase-KR、RXUAI、USB3.0、SATA3.0、PCI-E 3.0、RAPID IO的广泛应用,在设计方法、设计工具、设计流程都有了新的挑战。汉普在08年就开始了Infiniband系统级的信号完整性仿真,PCB设计,PCB生产(案例http://www.hampoo.com/cases/caseview/22?csid=22)。这个项目的挑战在于Infiniband的传输速率高达10GBps,传输最长达30英寸,背板需要传输2000多对。更为挑战的是,项目要求一次成功。汉普当时提出的系统对策就是:使用HFSS对PCB的过孔、传输线、焊盘进行建模并优化参数,使用Hspice进行时域分析,预加重,均衡网络的配置,从而获得最优的眼图。使用高频板材减低损耗,使用背钻(Backdrill)技术解决通孔Stub对信号的恶化效应。 

11年,汉普完成10GBase-KR(基于IEEE STD 802.3AP标准)PCB系统设计(案例http://www.hampoo.com/cases/caseview/79?csid=22),系统的挑战在于10Gbase-KR、RXUAI、XUAI、千兆PHY、高速TCAM、DDR3、DDR2、QDR等各种不同的高速信号遍布整个系统,10Gbase-KR最长达25.7英寸。另外几乎所有的单板密度都极高,有一个单板的功耗达到400瓦。有一个电源达到67A,这些技术参数带来的挑战是信号完整性、电源完整性、散热的问题都是巨大的。基于10Gbase-KR的传输信号,使用场仿真工具HFSS对过孔、传输线、焊盘建模并优化参数,使用ADS仿真获得特性阻抗,眼图等参数。基于DDR2、DDR3、TCAM、QDR等使用Cadence仿真工具进行信号完整性分析获得端接匹配最优方式,通过时序分析获得PCB设计等长约束。进行电源完整性分析优化电源布线布局优化约束。配合热仿真调整优化PCB布局。在板材选型,使用背钻技术等方面让整个系统顺利地完成并最终通过测试。

上一篇: 热烈祝贺汉普“便携产品方案”荣获2012年原创系统设计奖 下一篇: 明天深圳会展中心布展了欢迎大家参加

分享 举报