Verilog 面向综合的设计   Verilog 描述（行为描述、结构描述） = 综合 =>  门级网表   综合就其实质而言是设计流程中的一个阶段，它在标准单元库和特定的设计约束的基础上．把设计的高层次描述转换成优化的门级网表的过程。 &

随着计算机在各个行业的渗透，电子设计方面的软件工具也越来越多，下面总结一些EDA设计方面的相关软件工具，虽然其中一些已经有很大的升级，但也可以作一些参考。 数字电路设计工具 分类 产品名 制造商 逻辑综合器、静态时序分析

新款10Base-T独立控制器备有SPI™串行接口，是市场上最小的嵌入式以太网解决方案 　　全球领先的单片机和模拟半导体供应商——Microchip Technology（美国微芯科技公司）近日推出全球首枚28引脚独立以太网控制器，可为嵌入式应用提供低引脚数、低成本且高效易用的远程通讯解决方案。设计人员可采用Microchip的ENC28

硬件设计窍门   成本节约 现象一：这些拉高 / 拉低的电阻用多大的阻值关系不大，就选个整数 5K 吧 点评：市场上不存在 5K 的阻值，最接近的是 4.99K （精度 1% ），其次是 5.1K （精度 5% ），其成本分别比精度为 20% 的 4.7K 高 4 倍

各种接口简介 　     ISA(Industry Standard Architecture) 工业标准体系结构   　   IBM PC/AT 结构计算机所使用的 8 位和 16 位总线结构，在目前的计算机上逐步让位于 32 位的总线结构。   　   EISA(Extended Indus

VDS 与 PECL 、 LVPECL 、 CML 、 RS-422 及单端器件之间的接口设计       图 1 ： PECL/LVPECL 到 LVDS 的接口电路。

电平标准 下面总结一下各电平标准。和新手以及有需要的人共享一下 ^_^. 现在常用的电平标准有 TTL 、 CMOS 、 LVTTL 、 LVCMOS 、 ECL 、 PECL 、 LVPECL 、 RS232 、 RS485 等，还有一些速 度比较高的 LVDS 、 GTL 、 PGTL 、 CML 、 HSTL 、 SSTL 等。下面简单介绍一下各自的供电电源、电平

PROTEL 技术小结   1. 原理图常见错误：    （ 1 ） ERC 报告管脚没有接入信号：     a. 创建封装时给管脚定义了 I/O 属性；     b. 创建元件或放置元件时修改了不一致的 grid 属性，管脚与线

PCB Layout 中的走线策略     布线（ Layout ）是 PCB 设计工程师最基本的工作技能之一。走线的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，布线在高速 PCB 设计中是至关重要的。下面将针对实际布线

印刷电路板（ Printed circuit board ， PCB ）几乎会出现在每一种电子设备当中。如果在某样设备中有电子零件，那么它们也都是镶在大小各异的 PCB 上。除了固定各种小零件外， PCB 的主要功能是提供上头各项零件的相互电气连接。随着电子设备越来越复杂，需要的零件越来越多， PCB 上头的线路与零件