首页
站内导航
帮助
欢迎您
登录
|
注册
登录站点
用户名
密码
记住我
水牛EDA的日志
水牛EDA的主页
»
TA的所有日志
»
查看日志
时序优化非常重要
已有 561 次阅读
2010-04-20 09:54
标签
:
时序
做工程时,一般都是先做仿真,再下载验证。实验时总会出现一些奇怪的问题的,其实这些问题都是有原因的,就是在你的代码身上。你的模块划分是否合理,代码是否优化?总是要不断是地实验才能得到相对正确的程序。
上一篇: AD/DA的分类与主要技术指标
下一篇: FPGA下载不了
分享
举报
路过
鸡蛋
鲜花
握手
雷人
发表评论
评论 (
0
个评论)
涂鸦板
全部
作者的其他最新日志
《Verilog HDL设计与实战》推荐
《基于VHDL的FPGA与NIOS_II实例精炼》配套源代码与视频整理
《基于VHDL的FPGA与NIOS II实例精炼》配套视频文件与代码文件下载
Altera培训资料2009年(为期三天有实例代码)
VHDL文档资料一
深入浅出玩转FPGA视频学习课程
热门日志导读
邓女士
:
新款2.4G LED灯调光方案(新版模块+新版遥控器)
邓女士
:
优势供应2.4G无线调光调色温球泡灯遥控器方案和模块
邓女士
:
2.4G遥控无级调光调色温模块方案
邓女士
:
LED调光调色温 2.4G球泡灯控制方案
邓女士
:
供应2.4G分组控制LED球泡灯方案及IC
hellen
:
RSA算法特点及应用简述
技术论坛
中电网首页
电子百科
中电微博
发表评论 评论 (0 个评论)