MCU在我们的生活中几乎无处不在，有人曾做过统计，普通消费者日均接触300个左右的MCU。因此，MCU成为半导体厂商始终追逐的热点并不足为奇。但作为嵌入式系统最核心的组成单元，如何加快产品上市时间、降低开发成本，同时实现产品差异化，正成为业界最为关注的话题。
例如，开发32位MCU内核对任何厂商而言都不是一件轻松的事情。为加快上市时间并同时实现产品差异化，使用业界标准内核来开发SoC不失为一种明智的选择。但随着消费电子、人机界面、数字多媒体等新兴应用的涌现，业界对多核技术的期望值也在节节攀升。而在嵌入式领域，不断提高处理器主频的做法已经不能满足不断增加的性能要求，而且势必造成功耗的增加。由于嵌入式系统的成本/功耗限制比PC更为严格，这就使得多核在嵌入式SoC领域有了充分的用武之地。

多核方案一般包括对称多处理(Symmetrical Multi-Processing)、非对称多处理(Asymmetric Multi-Processing)和混合多处理(Bound Multi-Processing)三种。日前，恩智浦半导体(NXP)就宣布推出全球首款采用ARM Cortex-M4和Cortex-M0双核架构的非对称数字信号控制器LPC4000系列。“这种组合方式开创了业界ARM Cortex构架处理器研发的先河。”该公司副总裁暨全球微控制器产品线总经理Geoff Lees表示，“我们将工程师最需要的处理器单元进行了整合，而且不需要他们编写额外的算法来分配核与核之间的运算关系。这对于那些纠结于到底是采用一个还是两个Cortex-M4进行设计的工程师来说，非对称构架是最好的选择。”


图：最新LPC43xx系列模块示意图。

作为业内唯一提供全系列ARM内核微控制器产品厂商，32位ARM MCU毫无疑问将承担更多为NXP攻城拔寨的重任。来自NXP方面的消息称，在LPC4000系列的首款产品LPC43XX中，M4作为主处理器融合了微控制器基本功能，如集成的中断控制器、低功耗模式、低成本调试和易用性，以及高性能数字信号处理功能，包括单周期MAC、单指令多数据(SIMD)技术、饱和算法、浮点运算单元。而M0则作为协处理器，用来分担Cortex-M4处理器大量数据移动和I/O处理任务，减小Cortex-M4带宽占用，使得后者可以全力处理数字信号控制应用中的数字计算。

“非对称双核架构降低了功耗、成本和系统复杂性，为开发人员提供了单一芯片解决方案，让软件分配变得更简单。”Geoff进一步解释说，“目前我们推出的产品只是M4+一个M0构架，未来随着用户需求的逐步增加，我们还有可能继续增加作为协处理器的M0数量，变成一个M4 + N个M0的结构。”

Geoff还特别强调了LPC4000系列独有的可配置外设功能，包括可配置状态机定时器、SPI闪存接口和串行GPIO接口。其中可配置状态机定时器由状态机和定时器阵列构成，可实现多种复杂功能，包括事件控制的PWM波形生成、ADC同步和死区控制；SPI闪存接口能够为绝大部分SPI和quad-SPI闪存制造商提供无缝高速的存储器映射连接方法；而首次采用的串行GPIO接口则允许开发人员连接任何非标准串行接口以及多种标准仿真串行接口，比如：I2S、TDM多通道音频、I2C等接口。该系列部分产品的其他外设包括2个HS USB控制器、片内HS PHY、支持硬件TCP/IP校验的10/100T以太网控制器和高分辨率彩色LCD控制器。

此外，LPC4000系列还采用了优化的256位宽度闪存架构，具备264 KB SRAM以及双块存储器架构，可支持1MB闪存安全编程和存储器分区。同时，LPC4000系列的标准特性还包括含有启动代码和片内软件驱动的32 KB ROM、AES-128解密、8通道通用DMA控制器，2个具有最高采样率为400k/s的10位ADC/DAC、马达控制PWM和正交编码器接口、4个UART、2个Fast-mode Plus I2C、I2S、2个SSP/SPI、智能卡接口、4个定时器、窗口看门狗定时器、报警定时器、具有256字节电池供电备份寄存器的超低功耗RTC以及最多146个通用I/O引脚。

这种M4 +M0的非对称双核架构在未来是否会因为ARM对Cortex M系列进行升级而失去优势？Geoff对此回应说，这种可能从ARM公布的产品规划上就已经被排除了。“今后几年，提升DSP构架性能是ARM更为关心的事情。我们推出的非对称构架多核产品侧重在低功耗领域，在战略定义之初就避免了可能和ARM产品升级造成的竞争。”

至于为何选择推出双ARM内核构架，Geoff认为，DSP+ARM构架的产品主要面向中高端应用，而NXP则希望通过Cortex-M4 + Cortex-M0的双核架构打开马达控制，工业自动化，汽车配件以及嵌入式音频等领域。