关于高速差分信号匹配的研究     引言 随着微电子技术的飞速发展，集成电路的处理能力变得越来越强大。随之而来的是越来越大的数据吞吐量，这对集成电路 I/O 总线的带宽提出了巨大的挑战。受抗干扰能力弱、信号质量差等因素的限制，传统单端信号总线 ( 如 PCI 、 GMII 、 ATA) 的数据传输

  史上最实用较深刻的峰值检测电路实例与分析 一、前言 峰值检测电路（ PKD ， Peak Detector ）的作用是对输入信号的峰值进行提取，产生输出 Vo = Vpeak ，为了实现这样的目标，电路输出值会一直保持，直到一个新的更大的峰值出现或电路复位。 峰值检测电路在 AGC （自动

常用电平标准——LVTTL、LVCMOS、LVDS等 现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。 TTL 全名：Transistor-Transistor Logic 三极管结构。 Vcc：5V

很多兄弟对于CPLD下JTAG的下载很熟悉了,可转到FPGA来的时候,多多少少有些迷惑,怎么 出现配置芯片了,为什么要用不同的下载电缆,不同的下载模式?我就自己知道的一点东西 谈一些个人的见解,并发一些资料.希望路过的朋友喝个采,版主给点威望.有问题大家也 一起讨论,欢迎拍砖.   1.FPGA器件有三类配置下载方式：主

中周 　　收音机中周： 　　是中频变压器（俗称中周），是超外差式晶体管收音机中特有的一种具有固定谐振回路的变压器，但谐振回路可在一定范围内微调，以使接入电路后能达到稳定的谐振频率（465kHz）。微调借助于磁心的相对位置的变化来完成。 　　收音机中的中频变压器大多是单调谐式，结构较简单，

结构与操作原理 三极管的基本结构是两个反向连结的pn接面，如图1所示，可有pnp和npn 两种组合。三个接出来的端点依序称为射极（emitter, E）、基极（base, B）和集 极（collector, C），名称来源和它们在三极管操作时的功能有关。图中也显示出 npn与pnp三极管的电路符号，射极特别被标出，箭号所指的极为n型半导

  关于旁路电容的深度对话 通过一次关于基本知识的对话，让我们深入考察那没有什么魅力但是极其关键的旁路电容和去耦电容。 编辑引言：旁路电容是关注度低、没有什么魅力的元器件，一般来说，在许多专题特写中不把它作为主题，但是，它对于成功、可靠和无差错的设计是关键。来自 Inter

1.I/O方面的考虑          A.3.3/3.0/2.5V的普通I/O接口，如果接的外部信号是相同电压，就不用考虑太多。如果电压不同，就得仔细计算有没有问题。         B.引脚设置考虑。单端和差分信号的引脚必须保持一定的间隔。如果使用了参

今天在群上，有人说到了电路复用的问题。现就按自己所看到所学到的写点见解。     首先：整个verilog中是以module为编写基本单元的，module不宜过大，目标是实现一些基本功能即可，module的层次不宜太深，一般3－5层即可，给module划分层次原则：实现最基本功能的为底层module，然后中层是调用这些基本m

数字电路中,时钟是整个电路最重要、最特殊的信号。 第一, 系统内大部分器件的动作都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时序逻辑状态出错. 第二, 时钟信号通常是系统中频率最高的信号. 第三, 时钟信号通常是负载最重的信号, 所以要合理分配负载。出于这样的考虑在FPG