作者：Mike Santarini

      《Xcell杂志》发行人

      mike.santarini@xilinx.com

 

自上世纪80年代中期FPGA作为1,500 ASIC等效门器件首次进入市场以来，FPGA已经取得了长足的发展。二十年后，随着赛灵思新款7系列的推出，FPGA准备实践其曾经的承诺，即在某天完全取代ASIC，成为电子行业的主流逻辑IC。随着7系列FPGA的推出，通过更低的传统上由ASIC和ASSP占据主要地位的中低批量应用市场的总拥有成本，同时为大批量应用市场提供等同的总拥有成本，赛灵思进而从PLD生产商摇身一变成为了一流的逻辑IC供应商。另外，这种总拥有成本上的优势与传统上FPGA能够加速产品面市和降低风险的优势实现了充分结合。总体而言，所有这些因素意味着FPGA正在作为大多数应用事实上的逻辑IC而兴起。

 

在发布的7系列中，赛灵思将推出前所未有的200万逻辑单元FPGA，其容量是目前最强大的Virtex®-6器件的2.5倍。按照咨询对象、设计方法和针对应用的不同，最强劲的7系列FPGA可以提供介于1,500万到4,000万等效ASIC门之间的所有功能。因此，在过去10年里，赛灵思在同等价格的情况下将FPGA的容量提升到了其10年前所推出产品的30倍以上。

 

不过大幅度提升容量只是7系列整个故事的开端而已。这些大容量FPGA的运行速度比上一带的Virtex-6更快，但功耗却只是后者的一半。

 

赛灵思首席执行官Moshe Gavrielov表示：“ASIC既没有消逝，也不会全部退出市场。不过它们仅适用于批量极大的应用。在设计过程中，我们曾经对为什么要用FPGA心怀疑虑，现在我们则会问为什么不用FPGA呢？”

 

新推出的7系列是第一款完全由Gavrielov负责开发出来的赛灵思FPGA系列。在2007年加入赛灵思之前，Gavrielov曾担任设计工具提供商Verisity的首席执行官。在此之前，他曾经在ASIC公司LSI Logic从事过多年的管理工作。Gavrielov让赛灵思走上了快速发展的道路，而驱动这种发展的主要推动因素就是业界领先的FPGA产品线——7系列的重点所在，以及目标设计平台战略（具体请见《Xcell杂志》第68期封面报道：http://www.xilinx.com/publications/archives/xcell/xcell68.pdf）。

 

为了实现这种增长，7系列进行了多项重大改进，包括重点突出节能和大容量、更好总体系统性能的一体化可扩展新型架构

 

 

从统一架构出发

直到最近推出7系列前，赛灵思的FPGA产品线主要包括高性能的Virtex系列和大批量的Spartan®系列。在赛灵思于上世纪90年代晚期推出这两个产品线的时候，Virtex和Spartan器件使用的是大相径庭的架构。从用户的角度来看，这两个系列之间存在着显著的差别，每种器件对应的IP和使用时的设计体验也是如此。如果想把终端产品的设计从Spartan设计扩展到Virtex设计，架构、IP和引脚数量的差异就会非常明显。反之亦然。

 

但在采用7系列的统一架构后，上述差异将不复存在。从7系列开始，赛灵思不再使用Spartan品牌推出新器件，而是推出了能全面覆盖从低成本到高性能的三大系列构成的完整FPGA产品线。该产品线均采用了类似的Virtex FPGA架构（见图2）。

 

Virtex仍然是7系列高端FPGA的名称。新款Virtex-7系列能够提供多达200万逻辑单元的惊人容量，性能则在以前几代产品的系统性能的基础上提升两倍以上。

 

作为低成本市场上Spartan-6 FPGA的平稳过渡，新款ArtixTM-7系列将面向低成本、低功耗应用在价格、功耗和小尺寸方面引领整个行业。

 

三个系列中的最后一个系列完美地填补了高端的Virtex-7和低端的Artix-7之间的空白。KintexTM-7具有优异的性价比优势，是赛灵思用于替代主流ASIC和ASSP的平台。

 

赛灵思可编程平台开发高级副总裁Victor Peng预计，像Kintex-7这样的中坚产品便于赛灵思提供综合而完整的产品系列，从而适用于更多的应用。

 

Peng表示：“以前，为了填补中端市场，赛灵思需要同时开发一款Spartan的高性能、大容量版本和一款Virtex的低成本、小容量和低性能版本。但是Spartan和Virtex在架构、IP和引脚数量方面存在显著差异。现在，Artix、Kintex和Virtex系列均采用统一的7系列架构，客户能够更加方便地在系列间移植设计，让其IP投资发挥出更大的成效。”

 

因为可扩展式处理平台（EPP）和7系列器件均使用相同的Virtex逻辑架构结构，客户还可以把7系列上的设计块移植到即将发布的EPP逻辑部分（详见《Xcell杂志》第71期封面报道：http://www.xilinx.com/publications/archives/xcell/Xcell71.pdf）。此外，该通用逻辑架构还支持ARM AXI4（高级可扩展接口）协议。这意味着赛灵思的内部IP开发人员和数以百计的IP合作伙伴可以更加方便地就赛灵思FPGA选用并实施兼容于AXI的IP。如果许多客户已经构建了兼容于AXI的IP，这样就能更加便于把设计从ASIC或者ASSP移植到７系列FPGA。

 

Peng指出，除了能够给客户和IP合作伙伴带来重大优势，该统一架构还能让赛灵思今后的开发工作更加重点突出、分工明确。Peng表示：“这意味着我们的企业可以一次性完成相关工作。”

 

28nmHPL：功耗、容量和性能的完美组合

随着新款7系列的推出，赛灵思通过与台湾晶圆厂TSMC合作，引入了最新优化的高k金属门（HKMG）高性能、低功耗（HPL）工艺，完成了制造策略的调整，使之进一步与现代IC设计的实际情况相结合。

 

过去，FPGA厂商都是在晶圆厂推出最新的半导体工艺之后，立即在其性能最高的变种上实施设计。不过，从90nm工艺开始，漏电就成为一个严重的问题。而且该问题针对65nm和40nm更为严重。在28nm工艺节点上，如果不加以处理，漏电电流将占器件功耗的50%以上。除了在器件没有工作的时候还耗用电力，运行时的漏电电流还会产生额外的热量，而这种热量会进而加重漏电。特别是对连续使用的高性能应用而言，这种恶性循环会缩短器件的寿命，导致灾难性的IC故障。这会严重影响在给定应用中使用FPGA的可行性以及系统的可靠性。

 

在限制28nm的高性能工艺的漏电问题上，晶圆厂已经取得了重大进展。赛灵思与其新的晶圆厂合作伙伴TSMC合作，针对7系列对该厂的新款HKMG HPL工艺进行了优化，重点是在缩小几何尺寸的同时提高容量和系统性能，同时降低功耗。

 

Peng表示，通过用HPL工艺取代HP工艺，赛灵思可以将功耗降低50%，而性能方面的降幅只有3%。通过融合HPL工艺与在7系列中实现的综合性强化节能措施，与上一代密度相同的产品相比，可以让总体能耗下降50%。

 

Peng表示， 50%的能耗下降可以带给设计小组两个选择：“在7系列中以此前一半的功耗实现类似规模的Virtex-6或者Spartan-6设计，或者在[新]设计中以相同的功耗实现双倍的逻辑功能。采用HPL工艺后，我们可以为客户提供更加具有可用性的性能和更多的逻辑门，以便在设计中实施更多的功能。”

 

赛灵思首席执行官Gavrielov指出，通过选择更高容量但更低功耗的28nm工艺产品，赛灵思跟上了微处理器行业的步伐，进而引领FPGA行业的发展。大约10年以前，MPU制造商就认识到采用更新的工艺来提升时钟频率会造成严重的漏电问题，从而导致耐热性差的器件损坏。

 

Gavrielov表示：“我们从半导体行业的处理器侧了解到，鉴于目前的工艺情况，更高的集成度和效率是实现性能的最佳途径，而非仅仅提高器件的运行速度。采用当前的工艺，如果只是单纯地提高运行速度，会消耗更多的功率，并带来散热问题——从而恶化功耗水平和性能。我们需要高度关注最终用户应用，确保我们在满足系统的低功耗要求和系统需求之间寻得合理的平衡。我们认为，随着深受客户青睐的7系列FPA的推出，我们将交付出色的价值方案。”

 

图2.  7统一架构的三个新系列为用户提供了从最低成本到最大批量的顺利通道

 

Peng指出，如果赛灵思采用HP工艺实现增量时钟加速，与功耗的大幅度增加相比，性能的增加将显得微不足道，从而迫使用户在设计中把许多精力放在功耗和散热问题上。他们可能需要在最终的系统中采用复杂的散热装置，甚至于风扇或者水冷系统以及相关的供电线路，从而造成额外的系统成本。

 

Gavrielov表示，HPL只是赛灵思用于降低7系列功耗的十多种技术之一。例如，赛灵思把配置逻辑电压从2.5v降低到1.8v，同时使用HVT、RVT和LVT晶体管来优化DSP、Block RAM、SelectIOTM及其他硬件块，实现在优化性能和占位面积的同时降低静态功耗。因此，每个DSP片消耗的电力是等效逻辑实施方案的1/12。通过优化FPGA线路中的高度集成硬件块的比率，赛灵思能够在保持灵活性的同时，实现最高的性能和最低的功耗。

 

客户还可以使用ISE® Design Suite 12中引入的智能时钟门特性，让7系列的动态功耗进一步下降20%。最终，通过使用赛灵思的第四代部分再配置技术来有效地“关闭”设计中未使用的部分，用户可以大幅度地降低功耗。

 

通过将容量翻番，并在功耗下降50%的情况下大幅提升系统性能，Virtex-7系列把业界最成功的FPGA架构推到了一个新的高度。

 

结果呢？通过采用HPL工艺，加上其他降低功耗的措施，同时以统一架构推出新器件，赛灵思现在能够推出全面的FPGA产品线，从大批量低功耗产品线到具有业界迄今最大容量和最高性能的产品线，应有尽有。

 

Virtex-7、Kintex-7和Artix-7系列

赛灵思营销高级总监Patrick Dorsey表示，7系列的三个新系列将帮助赛灵思赢得更大的ASIC和ASSP市场份额，深入地打入从低功耗医疗设备到最高性能的有线和无线网络设备更为广阔的垂直市场。

 

Dorsey表示，作为入门级产品，“新Artix-7系列具有最低的绝对功耗和成本，并采用小尺寸封装”，密度为20,000到355,000逻辑单元。该器件的价格比Spartan-6 FPGA低35%，速度快30%，功耗低50%。从Spartan-6FPGA转移到Artix-7器件，设计人员可以实现将静态功耗降低85%并将动态功耗降低35%。

 

GTP串行收发器支持的线速高达3.75Gbits/秒。其他的主要特性还包括用于与陈旧组件连接的3.3V I/O和为实现最低成本而采用的线键合封装。对于小尺寸外形，可采用芯片尺寸封装。为便于低成本PCB制造，可选用1.0毫米球间距的封装。

 

Dorsey表示，新系列的基础是Virtex架构，它包含了许多仅Virtex系列拥有，而未在Spartan产品线中提供的先进特性。例如，Artix-7内含增强型系统监测模拟功能（即现在所称的XADC模拟功能），以便用户监测系统中的功能、温度、触摸传感器、动作控制和其他现实世界中的模拟工作。集成的XADC技术可以实现全新一类混合信号应用。

 

另外，有了这些优化的规格以后，Artix-7FPGA能够更好地满足超声波设备等应用的低功耗要求。这些器件还能够满足高端商用数字像机的镜头控制模块以及12V供电驱动的新一代汽车信息娱乐系统对小尺寸、低功耗的要求。Artix-7器件能够满足军用航电和通信应用最为严格的SWAP-C（尺寸、重量、功耗和成本）要求。

 

Kintex-7 FPGA系列

Dorsey表示，借助新的中端系列Kintex-7，赛灵思现在能够为市场提供性价比最高的FPGA产品。Dorsey认为：“有了Kintex-7系列，我们的器件的价格和功耗将是Virtex-6 FPGA的一半，但性能和功能等同。”

 

他表示，Kintex-7器件特别受要求成本效益的信号处理应用的欢迎。这是因为该器件系列提供了丰富的DSP片（从120个到1,540个），高达5,663kbit的分布式RAM和28,630kbit的内部块静态RAM，以及4个到16个10.3-Gbps GTX串行收发器。Dorsey表示，对需要低成本替代产品的Virtex用户和传统上使用Spartan FPGA、但需要扩展提升系统性能水平的客户而言，Kintex-7具有同等的吸引力。实际上，由于具有3万到40万个门的逻辑密度，Kintex-7器件的性能比Artix-7 FPGA高40%，性能与Virtex-6相当，而且比Spartan-6快得多。

 

Dorsey表示Kintex-7器件是实施长期演进（LTE）无线射频和基带子系统的理想选择。配合赛灵思近期发布的第四代部分再配置技术，7系列的用户可以进一步降低功耗和成本，实现毫微微基站、微型基站和一般基站的广泛部署。这些器件的串行连接性能、存储性能和逻辑性能非常适合于大规模有线通信，比如把高速网络带到小区和每家每户的10G无源光网络（PON）光线路终端（OLT）线卡。

 

此外，Kintex-7 FPGA还适用于消费电子市场上的高清3D平板显示器、用于新一代广播视频点播系统的互联网视频协议桥、军用航电需要的高性能图像处理系统和支持多达128个高分辨率信道的超声设备。

 

Virtex-7 FPGA系列

对高端Virtex-7 FPGA而言，它把业界最成功的FPGA架构带到了新的高度。与上一代的Virtex-6 FPGA相比，在容量翻番的同时，实现了30%的系统性能提升和50%的功耗下降。

 

Dorsey表示Virtex-7非常适用于要求最高性能、最大容量和最大带宽的通信系统。在推出Virtex-7T和Virtex-7XT变体后，该FPGA产品线在嵌入式串行收发器、DSP片、存储块和高速I/O的数量和性能方面，把FPGA技术推到了一个新的高度，堪称一款设立业界基准的超高端器件。

 

Virtex-7器件有多达1,200个SelectIOTM引脚，提供多达36个GTX 10.3Gbps串行收发器、多达200万逻辑单元的超高端逻辑容量和业界最大的并行I/O带宽。该I/O配置能够实现市场上已有的最大数量72位DDR3存储并行组，支持2,133Mbps。

 

同时，新Virtex-7XT器件还在单个FPGA中提供了最大的串行带宽，可提供多达72个以13.1Gbps运行的GTH收发器或者80个GTH和GTX收发器（24个运行在13.1Gbps，56个运行在10.3Gbps）。此外，该器件具有更高的DSP与逻辑比，可以实现更大的吞吐能力，在600MHz时有多达3,960个DSP片，提供4.7TMAC。另外，7XTFPGA具有最高达65Mbit的更高片上BRAM与逻辑比，可用于低延迟数据缓存。Dorsey表示，赛灵思将最终在该系列中增加带有28Gbps收发器的器件。具体发布细节待定。

 

Dorsey表示，新款Virtex-7 FPGA针对的目标是高性能无线、有线和广播基础设施子系统。 Virtex-7 FPGA的兆兆级MACC信号处理功能能够实现先进的雷达和高性能计算系统。产品开发人员现在可以用单片FPGA实现的100GE线路卡取代ASIC和多集合ASSP解决方案，以达到增加带宽的目的，并同时降低功耗和成本。其他应用包括用于一体化多路转换器/转调器应用的100Gbit光传输网络（OTN）多路转调器、300G Interlaken桥和400G光网络卡。

 

此外，这些超高端器件还能够提供构建下一代测试测量设备所需的逻辑密度、性能和I/O带宽。对于适用ASIC的系统，Virtex-7 FPGA的设计人员可以在原型构建和仿真阶段使用更少的器件，从而达到降低互联/设计复杂性以及成本的目的。

 

EasyPath—进一步降成本的选择

Dorsey表示公司的EasyPathTM计划能够延伸赛灵思7系列FPGA的价值，为数量在10万单位的中高批量应用提供最低的总拥有成本。该总拥有成本只要求客户承担开发成本和单位成本。此外，他们还能充分享受FPGA所提供的因产品面市时间缩短和风险降低而带来的优势。这将进一步提升赛灵思作为战略性逻辑IC供应商的地位。

 

EasyPath将赛灵思的FPGA制造工艺与客户的设计相结合，实现了成本的缩减。这样可以在相同的半导体器件上实现相同的特性，而且确保只在给定的设计中进行工作。Dorsey表示EasyPath-7从设计冻结到完成只需要6个星期，成本可降低35%，并且没有最低批量要求，也不需要客户方面进行工程工作——所有成本只是30万美元的一次性工程成本。

 

Dorsey表示：“现在您尽可放心。一旦您设计FPGA，您可以选择Kintex-7或者Artix-7来实现更低的成本。如果需要进一步降低成本来支持更大的批量，就可以采用EasyPath-7。另外，如果您已经完成了FPGA设计，并且想选择EasyPath。由于客户不需要进一步的工程资源，采购部门可以负责其他工作。”

 

新一代目标设计平台

随着新系列的发布，赛灵思正在推出第二代目标设计平台。目标设计平台是赛灵思2009年随Virtex-6和Spartan-6 FPGA推出的应用专用设计助手。赛灵思的目标设计平台战略让系统设计人员能够使用更简单、更智能化的设计方法，通过集成FPGA器件、设计工具、IP、开发套件和目标参考设计这五大关键元素，创建基于FPGA的解决方案。

 

支持全新FPGA系列的早期 ISE Design Suite软件已经交付少量早期用户和合作伙伴。第一批器件将于2011年第一季度交付。

 

 

                                                                                                  转载 XIlinx 中国通讯第37期

                                                                       http://www.eccn.com/emag/xilinx/37/xilinx_2010_37.htm