for循环实现C语言精确延时    C语言最大的缺点就是实时性差,我在网上到看了一些关于延时的讨论,其中有篇文章 51单片机 Keil C 延时程序的简单研究,作者：InfiniteSpace Studio/isjfk 写得不错,他是用while(--i);产生DJNZ 来实现精确

4  基于DSP的相干欠采样数字仪 随着集成电路技术的不断发展，各公司相继出现各种高性能的器件，例如TI公司集成电路芯片的时钟速率远远超过1MHz。在电路设计时，必须对这些高速集成电路产品的主要性能及它们间的制约关系有一个全面了解，并提出解决办法。 在高速集成电路芯片中，如高速ADC，将涉及到分辨率和

2  由ANSI S1.11标准设计的DSP声学分析仪 美国国家标准学会(Americal National Standards Institute，ANSI)能够提供有关低频(声频)信号频谱分析的标准，如ANSI S1.11。根据这个标准设计的仪器就能确定低频信号频谱分析的许多性能，从而为衡量声频质量提供科学的根据。在电路设计时，只要给出连续时间滤波器的原

所谓智能仪器就是指嵌入DSP、微处理器及专用信号处理电路(ASIC)的仪器和测试设备。它是将人工智能的理论、方法和技术应用于仪器，使其具有类似人的智能特性或功能。这种仪器已经不再是简单的硬件实体，而是由硬件和软件相结合，并由软件决定智能高低的新型仪器。 仪器和DSP相结合，使其内部结构和面板大为改观，致使原

NIOS软件设计流程和方法 1软件开发包 NIOS嵌入式处理器是经过专门优化过的软核CPU，以便于在可编程逻辑器件上实现SOPC设计。Altera。公司提供SOPC Buildei。系统开发工具，来帮助用户创建采用NIOS处理器的软硬件系统：硬件设计师利用SOPC Builder构建软硬件开发的基础，SOPC Builder的生成结果将作为特定用户

高级Avalon总线传输 本节描述高级Avalon总线传输，包括带延迟的总线传输、流传输模式和Avalon总线控制信号。 4.6.1 带延迟的AvaIon读传输 一些同步外设在第一次访问时需要几个周期的延迟，但此后能够在每个总线周期返回数据。针对这样的外设，延迟读传输模式可以提高通讯带宽。因为Avalon写传输不需要由

  概    述   Avalon 总线是一种相对简单的总线结构，主要用于连接片内处理器与外设，以构成可编程单芯片上系统 (SOPC) 。它描述了主从构件间的端口连接关系，以及构件间通信的时序关系。   Avalon 总线的主要设计目标是：  

随着FPGA设计任务复杂性的不断提高，FPGA设计调试工作的难度也越来越大，在设计验证中投入的时间和花费也会不断增加。为了让产品更快投入市场，设计者必须尽可能减少设计验证时间，这就需要一套功能强大且容易使用的验证工具。Altera SignalTap Ⅱ逻辑分析仪可以用来对Altera FPGA内部信号状态进行评估，帮助设计者很快发

Altera FFT兆核函数2.0.0版简介 一.FFT兆核函数简介 Altera FFT兆核函数2.0.0版是一个高性能、参数化快速傅立叶变换(FFT)处理器，对Altera Stratix II、Stratix GX、Stratix以及Cyclone器件系列已经进行了设计优化。FFT兆核函数可以完成高性能复数FFT或逆FFT(IFFT)。     1．FFI2.0.0版本 &nb

DSP Builder系统设计工具         DSP Builder是Altera推出的一个数字信号处理(DSP)开发工具，它在Quartus Ⅱ FPGA设计环境中集成了MathWorks的Matlab和Simulink DSP开发软件。Altera的DSP系统体系解决方案是一项具有开创性的解决方案，它将FPGA的应用领域从多通道高性能信号处