全部 日志

• 09-11 11:52 verilog点滴——赋值，比较

  Verilog的语法真的不太严格，叫类C语言，比较贴切。 例如 wire =2'b01; 我原来以为肯定是高六个bit是unknow的，结果仿真波形上看到的是它被赋值成8'

• 09-11 11:40 如何学习FPGA verilog 学Quartus II+Verilog三步走checklist

  //**************************************************************** // 入门篇: (秋干勿燥,冬去春来) //*****************************************

• 09-11 11:37 Xilinx 下载线制作揭秘！！！

  Xilinx JTAG下载线 下载线一端以JTAG的方式和FPGA/PROM芯片相连，另一端则通过USB/并口和计算机相连，为设计人员提供了由PC机配置FPGA/PROM芯片数据链路。