登录站点

用户名

密码

中电网的日志

中电网的主页 » TA的所有日志
按照发布时间排序
  • 分享

    EDA工具梳理

    中电网 2012-08-30 17:13
    “工欲善其事,必先利其器”。EDA工具是IC 开发 者进行数字系统开发的左膀右臂,但EDA工具五花八门,所以对各种EDA工具做一个总体的归类和描述,显得尤为重要;与此同时,也能让IC 初学者 和 设计 者对IC行业有个整体的认识把握。 总体来讲,EDA工具可以又2种分类方法:按 公司 分类和按功能划分。 按公
    148 次阅读|没有评论
  • 1、目标库(targe_library):一般就是std cell db;放的是标准单元工艺库; 是你的综合目的库,存放的是你索要映射的逻辑单元。一般为standard cell library & io cell library 的type ;是DC在mapping时将设计映射到特定工艺所使用的库,就是使用目标库中的元件综合成设计的门级网表。   2、连
    700 次阅读|没有评论
  • 分享

    IC设计风格

    中电网 2012-08-30 17:09
    1强烈建议用同步设计 2在设计时总是记住时序问题 3在一个设计开始就要考虑到地电平或高电平复位、同步或异步复位、上升沿或下降沿触发等问题,在所有模块中都要遵守它 4在不同的情况下用if和case 5在锁存一个信号或总线时要小心 6确信所有的信号被复位 7永远不要再写入之前读取任何内部存储器(如SRAM) 8从一个时钟到另一
    177 次阅读|没有评论
  • 分享

    ASIC学习技巧

    中电网 2012-08-30 17:08
    1. 不要看到别人的回复,第一句话就说:给个代码吧!你应该想想为什么。当你自己想出来再参考别人 的提示,你就知道自己和别人思路的差异。  2. 初学者请不要看太多的书那会误人子弟的。先找一本好书系统的学习。很多人用了很久都是只对部分功能熟悉而已,不系统还是不够的。  3. 看帮助。不要因
    85 次阅读|没有评论
  • PciE是pci express的简称,是为了解决pci带宽限制而开发的新技术。并行信号由于受信号串扰的影响,带宽做到pcix 64bit位宽x133M基本已经到了瓶颈了,要进一步提高总线带宽一种新技术迫在眉睫,PCIE就是在这种背景下提出的。 pcie发展到今天已经有了三个版本,分别被称为gen1,gen2,gen3即一代,二代,三代。截至目前二代pcie已
    81 次阅读|没有评论
  • 原文链接: http://club.china.com/data/thread/1011/2745/42/18/5_1.html 砸车愤青很崩溃—— 中国 的 芯片 制造能力! 砸日本车虽然很解气,但是事后,我又很崩溃。 当时,我刚刚击毁一辆日本品牌的私家车,正得意洋洋的端着相机拍照留念,突然有人大喊:“你怎么用日本相机?赶紧砸了!”话音刚落,几个
    94 次阅读|没有评论
  • 处理器仿真:声明本人不做处理器,只是为了用处理器仿真环境验证外设功能,所以要了解处理器仿真流程。所有内容仅代表本人观点,由于都是在地铁中用手机写的,没图,但是有真相,请多多包涵。         处理器是MIPS架构的,实际调试需要了解MIPS系统的运行机理,出了问题至少应该知道这
    113 次阅读|没有评论
  • 汽车产业应该改变开发汽车电子系统的设计方式。减少电子控制单元(ECU)的数量,以及集成更多的功能,是推动这种变化的两个主要因素。由于更多的功能通常要求ECU具有更高的性能和计算能力,因此,上述两个因素似乎陷入了众所周知的两难处境。          减少ECU数量主要是为
    107 次阅读|没有评论
  • 一、 PCB厂制程因素:   1、 铜箔蚀刻过度,市场上使用的电解铜箔一般为单面镀锌(俗称灰化箔)及单面镀铜(俗称红化箔),常见的甩铜一般为70um以上的镀锌铜箔,红化箔及18um以下灰化箔基本都未出现过批量性的甩铜。客户线路设计好过蚀刻线的时候,若铜箔规格变更后而蚀刻参数未变,造成铜箔在蚀刻液中的停留时间过长
    80 次阅读|没有评论
  • PCB中防止共阻抗干扰的地线设计

    0 前言   在电子电路中,多数元器件都要通过地线形成回路,线设计合理与否,直接影响电路的工作。尽可能地降低由于地线设计不和理产生对信号传输的干扰。   在电路图中,接地常用 符号来表示,表示电路中的零电位,并用来作为电路的其他各点的公共参考点。电路的各点电压、电流和信号电平的大小均是以
    105 次阅读|没有评论