TQ6124是一种高速高精度的数模转换器芯片。它具有14位数据位并采用分段结构将数据位分成最高4位、中间3位和最低7位。TQ6124可对各段的数据采用不同的数模转换方法，其内部集成有高精度的电流源和高精度电阻，以保证数模转换的精度。TQ6124转换速度可达到1GSa／s。该芯片设计灵活，使用方便，只需增加一、二块集成电路和少量的外围电路，即可构成一个完整且性能很高的数模转换器。
2 TQ6124的结构特点及引脚功能
2 ．1 TQ6124的结构
TQ6124主要由锁存器、编码器、延时器、电流源、电流开关阵列、R～2R电阻网络等电路组成。图1所示是其内部结构框图。TQ6124的主要特点如下：
●数模转换速率高达1GSa／s；
2 TQ6124的结构特点及引脚功能
2 ．1 TQ6124的结构
TQ6124主要由锁存器、编码器、延时器、电流源、电流开关阵列、R～2R电阻网络等电路组成。图1所示是其内部结构框图。TQ6124的主要特点如下：
●数模转换速率高达1GSa／s；
●具有14位数据位；
●具有1G的模拟信号带宽；
●输出可直接作为射频的前端；
●时钟和数字数据为ECL电平；
●采用44脚QFP封装。
2．2 TQ6124的引脚说明
图2为TQ6124的引脚排列图，各引脚的功能说明如下（括号中的数字为引脚号）：
Vss（1、11、12、33、34、44）：数字电源输入端，通常接－5V。电源滤波的旁路电容应尽可能靠近电源脚，并直接连接到地；
VAA（21、23、24）：－12V模拟电源输入端；
DGND（6、7、8、28、29、37、40）：数字地；
AGND（13、15、18、19）：模拟地；
D13～D0：数字信号输入端，其中D13为数据最高位，D0为数据最低位；
CLK、NCLK（9、10）：差分时钟输入端；
NV0、V0（16、17）：模拟信号输出端，为差分信号；
IREF（14）：参考电流输入端，直接连接到模拟地，是开关阵列的虚拟电流源；
VSNS（20）：判断电压输出端，芯片正常工作时有输出，且Vsns＝VREF；
VREF（21）：电压基准输入端，一般设计为－9V，当VREF＝－9V时，输出的模拟信号峰－峰值为1V；
Midtrim（25）：调整中间数据位的电压输入端，以调整波形，可选；
Lsbtrim（26）：调整低位数据位的电压输入端，以调整波形，可选；
ECLref（27）：可选的ECL电平参考电压输入端，当数字数据和时钟为ECL电平时，该脚悬空，芯片内部可产生－1．34V的电压。
发表评论 评论 (0 个评论)