FSL的8位单片机没有特定的控制寄存器可以实现软件复位，当程序运行过程中代码需要强行产生一个复位时必须通过一些软件技巧实现： 软复位，程序从头运行，硬件不复位。复位脚无复位脉冲输出 这可以通过直接获取复位向量的方式来实现： void ForceReset(void) { union { void (*vector)

十四.一个正确的8051程序，在系统已开机RESET后，一定会加入一小段延迟的时间，让系统的硬件县就绪后， 才正式开始处理主程序所要进行的动作。另外别忘了，一定要把堆栈顶的位置已开。 如：    ORG  0000H STAR：  MOV   R1，#00H $   :   D

学习51已经很长一段时间了 也不知自己算不算是掌握了，作了最小系统版,时钟，频率计，A/D转换，串行还没用过 总结一下，很多都是一些细节的东西，同时应该开始学新东西了，FPGA 一.写程序时养成注释的好习惯 写注释是为了便于理解软件编写的思路，不仅为自己看，也为别人看 一个完全没有注释的汇编程序将会

ARM的成功启示录 作者： 吴海菁 出处： ChinaByte 【导读】在中国，知识产权还是一个尚未全面普及的概念，ARM的成功之道或能给中国产业界带来深刻的思考。 有人说，ARM的成功是钻了英特尔的空子，在芯片巨人忽视的领域长成茁壮的大树；也有人说，ARM是在一个合适的产业选择了一种聪明的发展模式，既避免了与对手正面碰

声明：本文摘自《 PCB 设计基础教程》，由我心永恒整理。如有冒犯，请联系我，立即删除。 PCB是英文(Printed Circuie Board)印制线路板的简称。通常把在绝缘材料上，按预定设计，制成印制线路、印制元件或两者组合而成的导电图形称为印制电路。而在绝缘基材上提供元器件之间电气连接的导电图形，称为印制线

可编程软核处理器最大的特点是灵活，灵活到我们可以方便的增加指令，这在其他SOC系统中做不到的，增加用户指令可以把我们系统中用软件处理时耗费时间多的关键算法用硬逻辑电路来实现，大大提高系统的效率，更突出的一点是：我们通过下面的逐步操作会认识到，这是一个听起来高深，其实比较容易实现的功能（我们站在EDA工具这

 在论坛上看到很多讨论分频电路的帖子。根据我的理解以及师兄们的经验，对于 FPGA 设计，我的做法如下：       1.最好使用器件内部的PLL/DCM等专用器件来进行分频。       2.如果没有这个条件，则采用全局时钟输入作为工作时钟。低频的时钟用计数器产

一、HDL不是硬件设计语言 过去笔者曾碰到过不少 VHDL 或Verilog HDL的初学者问一些相似的问题，诸如如何实现除法、开根号，如何写循环语句等等。在这个论坛上，也时常能看到一些网友提出这一类的问题。 对于这些问题，首先要明确的是VHDL和Veriglog并非是针对硬件设计而开发的语言，只不过目前被我们用来设计硬件

“单比特信号同步” 学习笔记 1. 概述 信号同步的目的是防止新时钟域中第一级触发器 的亚稳态信号对下一级逻辑造成影响。 简单的同步器由两个触发器串联而成，中间没有其它组合电路。 这种设计可以保证后面的触发器获得前一个触发器输出时 前一个触发器已退出了亚稳态，并且输出已稳定。 2.

《同步 电路设计 中clock skew的分析》 一.同步电路的组成 1.组合逻辑电路：用来实现各种逻辑计算 2.时序逻辑电路：用来存储由时序电路计算得到的逻辑值 3.时钟分布网络：向整个电路中的时序逻辑提供正确的时钟信号 二.clock skew问题的提出 1.clock skew的产生 延时与时钟线的长度及被时钟线驱动的时序单元的负